Cree公布SiC底板缺陷密度与芯片成品率的关系

该公司以已投产的直径100mm的n型4H-SiC底板为例介绍了芯片成品率，对底板表面共有165个结晶缺陷的标准品和只有21个结晶缺陷的低缺陷产品等进行了比较。制作2mm见方芯片时的芯片成品率方面，标准品为94.1％、低缺陷产品为99.2％。芯片尺寸越大，标准品与低缺陷产品的成品率之差就越大，3mm见方芯片中，标准品为87.8％、低缺陷产品为98.2％，5mm见方芯片中，标准品为73.3％、低缺陷产品为95.8％。

另外，还以直径为100mm、n型4H-SiC底板上设有外延层的产品为例，通过外延层表面共有184个结晶缺陷的标准品和只有63个的低缺陷产品，比较了制作芯片时的成品率。2mm见方芯片的成品率方面，标准品为93.2％、低缺陷产品为98.1％。3mm见方芯片的成品率方面，标准品为85.5％、低缺陷产品为96.2％，5mm见方芯片的成品率方面，标准品为68.8％、低缺陷产品为90.8％。

微管密度和芯片成品率的关系是以微管密度仅为0.7个/cm2、直径为100mm的n型4H-SiC底板为例进行评估的。2mm见方、无微管的芯片成品率为96％、5mm见方为86％、10mm见方为65％。

此外，还公布了n型4H-SiC底板“1c dislocation”和“Basal Plane dislocation”等的各种位错密度。直径100mm的研发产品中，1c dislocation的错位密度平均为425个/cm2，直径约75mm（3吋）的研发产品为175个/cm2。Basal Plane dislocation方面，直径100mm的产品为1550个/cm2。